Für meinen Entwurf habe ich 5V-Bausteine von Lattice verwendet. Diese waren gut erhältlich, als ich begann mich mit CPLDs zu beschäftigen und sind es auch heute noch. Zudem konnte ich bis auf das ASICMMU für alle CPLDs Sockel einsetzen, was den Aufbau deutlich vereinfacht. Die ispLSI1032-70LJ habe ich mit einem Kühlkörper versehen, damit sie bei höheren Umgebungstemperaturen nicht zu warm werden.

Die per Lattice-Entwicklungssoftware erzeugten JEDEC-Dateien können mittels Download-Kabel und der Software ispVM direkt in die Schaltung geladen werden. Weil zwei unterschiedliche Baustein-Familien (M4A5 und ispLSI) eingesetzt werden, finden eine ISP- und eine JTAG-Schnittstelle Verwendung. Die einzelnen Bausteine einer Familie sind als Kette hintereinander geschaltet. Die JTAG-Kette besteht in dieser Reihenfolge aus ASICCLK und ASICMMU, die ISP-Kette aus ASICCRT, ASICIDE1, ASICIDE2 und ASICETC.

Folgende CPLDs werden im Einzelnen eingesetzt: